Minskad Instruction Set Computing ( RISC ) är en CPU designkoncept som söker vinster i makten som en kompromiss för förenklade instruktioner . Denna designfilosofi är direkt motsats till Complex Instruction Set Computing ( CISC ) , vilket är grunden för x86 stil processorerna i de allra flesta hemdatorer och bärbara datorer . Resultatorienterade
Byggandet av RISC-processor är sådant att prestandan är prioritet , snarare än råstyrka . När RISC och CISC utvecklades , var flaskhalsen av mikroprocessorer makt , vilket innebär att CISC vann ut och effektiva och resultatorienterade marker används mindre och mindre . RISC kom tillbaka in i modet när behovet ökat för chips som gör effektiv användning av bärbara batteriet . Addera lika flexibla
Eftersom instruktionsuppsättning är så enkelt , är att , en instruktion per cykel , RISC-processorer tenderar att vara bättre användas för enkla och repetitiva logiska operationer . CISC processorer är verkligen " allmänt ändamål ", vilket innebär att de kan pipeline flera instruktioner på en gång utan en preferens för enklare eller mer komplexa applikationer . RISC-processorer måste programmeras på ett mycket speciellt sätt .
Enklare
prestanda orientering RISC-arkitektur är på grund av sin enkla och effektiva instruktionsuppsättning . Denna enkelhet innebär att RISC-processorer är lättare att design och billig att tillverka , vilket gör dem idealiska för ändamålet specialbyggda och billiga datorer maskiner som utför repetitiva instruktioner .
Long Instruction Strings
< p> RISC-processorer kan anpassas att köra CISC strängar stil instruktion , men de är otroligt ineffektiva på detta. Eftersom en RISC -processor kan bara hantera en instruktion sträng i taget , måste koden vara mer konkurrensbetingat och därmed mer komplicerat .
